º Por Osvaldo LW1DSEº

Llega el turno de dedicarle unas lineas a la ultima de las maneras comunes de exitar un MOSFET que se halla alejado electricamente del conductor comun de masa.

c) Integrados especificos "high side driver": Por cuestiones de seguridad de funcionamiento y discipacion de energia en forma de calor dentro de un IC, rara vez se utiliza el circuito descripto en la figura 2 del capitulo 21. En su lugar se ha hecho popular un mecanismo que tengo entendido, el diseño original se debe a la firma International Rectifier, si bien hoy en dia son varias las que lo producen. Vamos a tratar de explicar la idea, y despues ver como se lo utiliza en la practica.

La figura 1 muestra como se puede hacer el pasaje de la señal de PWM por via de dos capacitores de pequeño valor y de alta aislacion. N1 a N3 son buffercitos, el primero de los cuales puede tener algun grado de histeresis para disminuir la influencia de ruidos captados por el conexionado de la entrada al mismo. El segundo acomoda la señal para la diferenciacion, N3 pro- duce una rotacion de 180ø en la fase de la señal y la acomoda para la diferenciacion. Tal accion es realizada por C1 y C2 junto a R1 y R2, por medio de los dos primeros la etapa queda aislada del circuito de conformaci¢n N1 a N3.
A la entrada SET y RESET del Flip Flop (FF)llegan pulsos de 12V de amplitud pero de una duracion extremadamante pequeña, uno de los cuales setea el FF, y el otro lo resetea. Sobre la salida Q se tiene recompuesta la señal previamente inyectada al circuito, con un minimo retardo impuesto por los inversores N1 a N3 y el FF. Sobre la salida -Q se tiene la misma señal pero invertida de fase. Justamente es esta la que se utiliza para exitar el inversor de potencia Q1 y Q2, que ya sabemos como trabaja, y por medio de Rg llegan los pulsos de PWM a MF1, quien es el destinatario de este proceso y uno de los MOSFET de la etapa de salida de la fuente. D1 y Cbs son el diodo y el capacitor de bootstrapping del que ya hemos hablado. Por este medio, sobre el source de Q1 tenemos unos 12 Volts con lo que alimentamos el FF y al inversor Q1 - Q2.
Existe un mecanismo para hacer que si por alguna razon ajena al circuito, la tension de alimentacion no fuera lo suficientemente grande como para exitar plenamente la compuerta de MOSFET, entonces el FF queda permanentemente seteado, y por lo tanto la salida del inversor siempre a cero de manera de mantenerlo bloqueado y prevenir funcionamiento erratico del mismo.

Todo este sistema descripto en la figura 1 puede ilustrarse con los oscilogramas teoricos de la figura 2:

Se puede observar que la salida queda perfectamente recompuesta luego del pasaje. La ventaja de este sistema, es que no es necesario utilizar optoacopladores en el pasaje de la señal de control del MOSFET, y por lo tanto la velocidad de tranferencia es mas elevada. La desventaja es que exige continuidad del circuito de masa de alta tension con la de la generacion del PWM.

Todo este mecanismo, con algunos aditamentos suelen venir dentro de un circuito integrado, capacitores incluidos, y normalmente soportan hasta unos 600V de trabajo entre la entrada y la salida, y unos 15V mas para el circuito de bootstrapping. Entre esos aditamentos se suelen disponer de señalizaciones en sentido inverso, es decir, del lado de alta tension hacia el de baja por medio de optoacopladores, de situaciones anomalas, como ser: baja tension de bootstrapping, compuerta del MOSFET en cortocircuito, sobreconsumo en el circuito de drain del MOSFET principal, etc. Muchos de ellos, incluyen adema, de un canal de exitaci¢n para el MOSFET inferior del Half Bridge, de manera que se pueden compensar las demoras del canal superior mediante el agregado de retardos similares en el canal inferior. De esta forma, con un solo integrado logramos exitar un par de MOSFET's para manejar hasta 600V entre drenaje del superior y fuente del inferior. Algunos traen incorporados sistemas de inhabilitacion externa del integrado, de manera de cancelar la salida de pulsos desde el exitador Q1 y Q2 hacia el MOSFET. Unos, incluyen una entrada exclusiva para cada canal, mientras que otros proveen una inversion incorporada para exitar cada MOSFET principal 180ø fuera de fase, con una entrada simple.

En la figura 3 vemos un esquematico de un integrado driver de halff bridge que utiliza el principio de funcionamiento enunciado en paragrafos anteriores. En ella se puede apreciar la sencillez del circuito, pero a costa de poca flexibilidad del diseño. Cbp es el tradicional capacitor de desacoplo del integrado (paralelo de varios valores de electroliticos, tantalios, multicapa, poliester, etc.). Dbs y Cbs son el diodo y el capacitor de bootstrapping, similares a los de la figura 1 y que prestan el mismo servicio. MF1 y MF2 son, como hasta ahora, los MOSFET's de potencia de la fuente.

En el integrado, podemos observar, una entrada de gatillo para los MOSFET's de salida (IN), una entrada de inhibici¢n (INH), y una salida de falla (FAULT). La primera provee de la señal de PWM cuyos destinatarios son los MOSFET's. Una salida (OUT1) actua fuera de fase con respecto a la otra (OUT2). La inhibicion, bloquea las dos salidas simultanea e independientemente del estado de la entrada IN. Su objeto es paralizar ambas salidas, de manera que ningun MOSFET esta  activo, ergo la salida no tiene tension definida (ni a ++B ni a --B. Esto usualmante se denomina Three State o tercer estado o estado de alta impedancia). La salida de FAULT se pondra  en 1 logico (por ejemplo), si se detecta un sobreconsumo sobre la etapa de salida via el sensado de corriente que se obtiene sobre un resistor dispuesto a tal efecto (Rsc), una baja tension en el circuito de bootstrapping (con lo cual no se puede garantizar una correcta exitacion del MOSFET correspondiente, o un cortocircuito en una compuerta de alguno de los MOSFET's.

Como ejemplo concreto de este tipo de circuitos, se pueden mencionar la serie de ST Microelectronics, el L6384, L6385, L6386, L6387, y L6388, los cuales forman una familia de drivers de half bridge utiles tanto para fuentes conmutadas como para comandar MOSFET o IGBT's para inversores de frecuencia en variadores electronicos de velocidad para motores asincronico mono y trifasicos. En los mismos, cada uno de ellos tiene un conexionado parecido, pero cambia el tipo de señales que se manejan desde la entrada. Normalmente, los dos MOSFET tienen una entrada independiente en el IC, pues el circuito que presente en la figura 3 no permite incluir un dead time, de manera que seria peligroso su uso en la vida real. Con dos entradas independientes, si es posible hacerlo. No obstante, hay algunos IC de este tipo que generan internamente su propio dead time. Lo expuesto en la figura 3 es solo a titulo ilustrativo.

Por Osvaldo LW1DSE

===============>>>>>>>>>>>>=>